LANG:HDL

구차니의 잡동사니 위키
이동: 둘러보기, 찾기

목차

Verilog

문법

연산자

종류

  • 단항연산자
  • 이항연산자
  • 삼항연산자

우선순위

모듈

primitive

UDP - User Defined Primitive

게이트

  • PMOS
  • NMOS
  • CMOS

behavioral modeling

combinational circuit

시뮬레이션

timescale

`timescale 1ns/10ps

시뮬레이션에서 쓰일 단위시간과 정밀도 설정

initial

초기값 설정을 함. 리셋 회로나 외부 풀업/풀다운으로 설정하는 부분을 시뮬레이션 함

delay

# 3

timescale에서 설정한 단위시간의 3배 동안 딜레이 줌

  • transport/net delay
  • gate delay
    • rise
    • fall
    • turnoff

monitor

$monitor

C에서의 printf와 유사

VHDL

개인 도구
이름공간

변수
행위
둘러보기
도구모음